01-3

PHASE COMPARISON CIRCUIT, PHASE LOCKED LOOP CIRCUIT USING THE SAME AND SERIAL TO PARALLEL CONVERSION CIRCUIT

Patent number:

JP11112335

Also published as:

園 US6314151 (B)

Publication date:

1999-04-23

Inventor:

FUKAISHI MUNEO

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H03L7/089; H03D13/00; H03K5/26

- Auropean:

H03D13/00B1; H03L7/089C; H04L7/033

Application number:

JP19970274905 19971008


Priority number(s):

JP19970274905 19971008

Report a data error he

Abstract of JP11112335

PROBLEM TO BE SOLVED: To compare the phases of both signals when the repetitive frequencies of data and a clock, whose phases are to be compared is different each other especially when the repetitive frequency of the clock is 1/2 of the repetitive frequency by means of clock information of data. SOLUTION: The output of F/F 2 delaying the output (a) of F/F1 taking in inputted data with the VCO clock CLK by 1/2 clock by using the inverted clock CLK' of the clock CLK is set to be (b). Input data and the output (a) are exclusively ORed and an output (c) is obtained. The output (a) and the output (b) are exclusively ORed and an output (e) is obtained. The output (b) and the output (e) are ANDoperated and an output (f) is obtained. The output (c) and the output (f) are ANDed and a phase advance signal 70 is derived. An output (d) being the inversion signal of the output (c) and the output (f) are ANDed and a phase delay signal 80 is derived.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公閱番号

特開平11-112335

(43)公開日 平成11年(1999)4月23日

(51) Int.Cl.º		識別記号	ΡI			
HOSL	7/089		HOSL	7/08	D	
HO3D	13/00		HOSD	13/00	A	
H03K	5/26		H03K	5/26	P	

審査請求 有 請求項の数7 OL (全 9 頁)


(21)出題番号	特長平9-274905	(71) 出願人 000004237	000004237		
		日本雙気材	村式会社		
(22) 州瀬 日	平成9年(1997)10月8日	東京都港区芝五丁目7番1号			
		(72) 発明者 茶石 永年			
			東京都港区芝五丁目7番1号		
		(74)代理人 弁理士	A柳▼川 信		
]			

(54) 【発明の名称】 位相比較回路並びにこれを用いた位相同期ループ回路及びシリアルーパラレル変換回路

(57)【耍約】

【課題】 位相比較を行うデータとクロックとの繰返し 周波数が異なる場合、特にクロックの繰返し周波数がデータのクロック情報による繰返し周波数の1/2である 場合に両信号の位相を比較できるようにする。

【解決手段】 入力されるデータをVCOクロックCLKで取込むド/F1の出力 & を、クロックCLKの反転クロックCLK。を用いて1/2クロック選延させるFノF2の出力を b とする。入力データと出力 a との特他的論理和をとって出力 c とする。出力 a と出力 b との排他的論理和をとって出力 c とする。出力 c と出力 f との論理積をとって出力 f とする。出力 c と出力 f との論理 積を連相信号 7 0 として導出する。出力 c の反転信号である出力 d と出力 f との論理積を遅相信号 8 0 として導出する。



【特許請求の範囲】

【請求項1】 入力データに同期したデータクロックの 繰返し間波数の略1/2の繰返し固液数を有する第1の クロックの遷移タイミングで前配入力データを一時保持 する第1の保持回路と、前配第1のクロックを反転した 第2のクロックの遷移タイミングで前配第1の保持回路 の出力データを保持する第2の保持回路と、前配第1の 保持回路の出力データと前配入力データとの位相を比較 する第1の比較手段と、前配第1の保持回路の出力データと前配第2の保持回路の出力データとの位相を比較す 多第2の比較手段とを含み、前配第1の比較手段及び前 配第2の比較手段における比較結果を位相比較結果とし て導出するようにしたことを特徴とする位相比較回路。

【請求項2】 的配第1の比較手段における比較結果は 位相が進んでいることを示し、前配第2の比較手段にお ける比較結果は位相が遅れていることを示すことを特徴 とする請求項1配載の位相比較回路。

【請求項3】 前記第1の保持回路は前記入力データを 前記第1のクロックの選移タイミングで取込むフリップ フロップであり、前記第2の保持回路は前記第1の保持 回路の出力データを前記第2のクロックの遷移タイミン グで取込むフリップフロップであることを特徴とする請 求項1又は2記載の位相比較回路。

【請求項4】 請求項1~3のいずれかに記載の位相比較回路と、この位相比較回路の位相比較結果に応じて発振問波数を変化せしめる発振手段とを含み、前配発振手段の発振出力に関類したクロックを前配第1のクロックとして前配位相比較手段に帰還するようにしたことを特徴とする位相同期ループ回路。

【請求項5】 シリアル入力データに同期したデータク 30 ロックの繰返し周波数の略 1 / 2 の繰返し周波数を有する第 1 のクロックの選移タイミングで前記入力データを一時保持する第 1 の保持回路と、前配第 1 のクロックを反転した第 2 のクロックの遷移タイミングで前記第 1 の保持回路の出力データを保持する第 2 の保持回路と、前配第 2 のクロックの遷移タイミングで前記入力データを保持する第 3 の保持回路とを含むN個(Nは正の整数、以下同じ)のデータ保持回路と、

前記N個のデータ保持回路のうちの少なくとも1つに設けられ、前記第1の保持回路の出力データと前記入力ディの一タとの位相を比較する第1の比較手段と、前記第1の保持回路の出力データと前記第2の保持回路の出力データとの位相を比較する第2の比較手段とを含む比較回路と、

前配第1のクロックを、前配N個のデータ保持回路に対して等間隔の位相差で与えるクロック制御回路と、を含み、前配N個のデータ保持回路の第2及び第3の保

特回路の出力データをパラレルデータとして導出し、前 配比較回路の前記第1の比較手段及び前記第2の比較手 段における比較結果を位相比較結果として導出するよう ๑ にしたことを特徴とするシリアルーパラレル変換回路。

【請求項6】 前記第1の比較手及における比較結果は位相が進んでいることを示し、前記第2の比較手段における比較結果は位相が遅れていることを示すことを特徴とする請求項5記載のシリアルーバラレル変換回路。

【請求項7】 前記第1の保持回路は前記入力データを前記第1のクロックの遷移タイミングで取込むフリップフロップであり、前記第2の保持回路は前記第1の保持回路の出力データを前記第2のクロックの遷移タイミングで取込むフリップフロップであり、前記第3の保持回路は前記入力データを前記第2のクロックの遷移タイミングで取込むフリップフロップであることを特徴とする請求項5又は6記載のシリアルーパラレル変換回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】木発明は位相比較回路に関し、特に位相同期ループ(PLL; Phase Locked Loop)等に用いる位相比較回路に関する。 【0002】

【従来の技術】現在、高速なシリアルデータ伝送システムの実現に向けた研究、開発が盛んに行われている。シリアルデータを確実に受信するためには、シリアルデークを受信する回路で使われるクロック信号とシリアルデータとの間で問期がとれていなければならない。

【0003】伝送されるNRZ(No Return to Zero)信号等のディジタルシリアル信号データには、その信号が作成された時に使われたクロックの繰返し周波数に関する情報(以下、クロック情報と呼ぶ)が潜在的に含まれている。シリアルデータと受信回路のクロックとの同期を確実にとるためには、受信する回路で使われるクロックを、受信するシリアルデータを用いて作成することが望ましい。

【0004】以上のように、伝送システムを構築する上でクロック再生回路は必須な回路である。このクロック再生回路は、装置の小型化、低価格化等の観点から、集積回路上のPLLで表現することが多い。

【0005】一般にPLLは、図6に示されているような、位相比較回路61、ループフィルタ62及び電圧制御発振器 (Voltage Control Oscilator;以下、VCOと呼ぶ) 63によって構成される。

【0006】位相比較回路61は、入力データ60とV CO63の出力64との位相を比較して進相信号及び遅 相信号を出力する回路である。

【0007】ループフィルタ62は、内部に時定数回路を有し、位相比較回路61から出力される途相信号及び 遅相信号によってその時定数回路の容量を充電するので ある。そして、この充電電圧でVCO63の発振周被数 を制御するのである。

【0008】従来、PLLに用いる位相比較回路は、例

ト"代 ぴんじ チビ"モチト

えば、アイ・トリブル・イー・トランザクジョンズ・オ ン・エレクトロン・サバイセス、第ED-32巻、第1 2号 (Charles R. Hogge; IEEE T RANSACTIONS ON ELECTRON D EVICES, VOL. ED-32, NO. 12, DE **CEMBER 1985**) に示されている。

【0009】この位招比較回路61は、図7に示されて いるような構成になっている。すなわち、入力データ6 0の遷移点を検出する立上り及び立下り遷移点検出回路 71と、この検出結果と入力データ60との位相差を判 10 定する位相差判定回路72とを含んで構成されており、 進相信号及び遅相信号を送出するものである。この位相 比較回路61は、データとクロックとの位相比較を行い ながらクロックによるデータの識別ができるという利点 を有している。

【0010】かかる位相比較回路のより詳細な構成が図 8に示されている。図8中のフリップフロップ(以下、 F/Fと呼ぶ) 1及び2と、排他的励理和ゲート (EX OR) 4とが図7中の立上り及び立下り運移点検出回路 71に対応する。また、図8中のEXOR3が図7中の 20 位相差判定回路72に対応する。なお、F/F1及びF /F2は、共に、周知のD型フリップフロップを利用し て構成するものとする。

【0011】かかる構成において、F/F1は、VCO から送出されるクロック(以下、VCOクロックと呼 ぶ) CLKの立上り遷移点において入力データ60を取 込んで保持し、Q端子から出力aとして送出する。F/ F2は、VCOクロックCLKを極性反転したクロック CLK、の立上り遷移点(クロックCLKの立下り遷移 点) において山力 a を取込んで保持し、Q端子から出力 su bとして送出する。EXOR3は、入力データ60とF /F1の出力aとの排他的論理和をとり、出力cとして 送出する。EXOR4は、F/F1の出力aとF/F2 の出力もとの排他的論理和をとり、出力もとして送出す

【0012】EXOR3の出力cは、位相が進んでいる ことを示う進相信号としてループフィルタ (図6参照) に出力される。また、EXOR4の出力eは、位相が遅 れていることを示す遅相信号としてループフィルク(図 6参照)に出力される。

[0013]

【発明が解決しようとする課題】シリアルデータ伝送シ ステムにおいて、伝送するデータの情報量を多くするた めには、伝送速度を上げることが有効となる。しかしな がら、伝送データの伝送速度は、送受信回路を集積化し TNULSI (Large Scale Integr ated Circuit)の動作速度、すなわちLS **『を構成する半導体デバイスの動作速度によって制限さ** れる。したがって、従来の回路において伝送速度を向上 る必要がある。

【0014】そこで、例えば、アイ・トリプル・イー・ ジャーナル・オブ・ソリッドスデイト・サーキット、第 31卷、第12号 (Chih-Kong Ken Ya ng, and Mark A. Horowitz; IEEE JOURNALOF SOLID-STAT E CIRCUITS, VOL. 31, NO. 12, D ECEMBER 1996) に示されているような技術 が用いられている。この技術は、クロック周波数として データの伝送速度よりも小さなものを用いる並列化構成 を用いて、素子性能を向上させることなくデータの伝送 速度を向上させる技術がである。

【0015】しかしながら、並列化するbit数を多く すると位相の異なるクロックを正確に制御する必要があ り、これは非常に困難である。加えて、並列化するbi t 数が多くなると回路規模が大きくなり、消費電力の増 大を招く。

【0016】そこで、並列化構成の中でも最も並列化が 行われない、クロック周波数がデータ伝送周波数の1/ 2であるシリアルデータを2bitのパラレルデータに 並列化する並列化構成は、クロック制御も簡単で回路規 模も大きくならず消費電力の増加も抑制できる。このた め、かかる並列化構成は、索子性能を向上しないで高速 なデータ伝送速度を得る有効な手段となる。

【0017】このように、データの伝送速度、すなわち データのクロック情報とデータを受信する回路で用いら れるクロックの繰返し周波数とが異なる場合において も、前述したように、伝送されてくるデータを確実に受 信するためにはデータとクロックとのクロック同士の同 期を正確にとっておくことが必要である。

【0018】前述した従来の位相比較回路では、データ のクロック情報とデータ受情回路で用いられるクロック の周波数とが同一の場合は正常に両者の位相比較を行う ことができる。しかしながら、データのクロック情報の 1/2の繰返し周波数のクロックを用いてデータを抽出 したい場合等、データとその受信回路におけるクロック との繰返し周波数が異なる場合は、位相を比較すること ができない。

【0019】本発明は上述した従来技術の欠点を解決す 40 るためになされたものであり、その目的は、位相比較を 行うデータとクロックとの繰返し周波数が異なる場合、 特にクロックの繰返し周波数がデータのクロック情報に よる繰返し周波数の1/2である場合に両信号の位相を 比較できるようにすることである。

[0020]

【課題を解決するための手段】本発明による位相比較回 路は、入力データに同期したデータクロックの繰返し周 波数の路1/2の繰返し周波数を有する第1のクロック の選移タイミングで前記入力データを一時保持する第1 させるためには、半導体デバイスの素子性能を向上させ 60 の保持回路と、前記第1のクロックを反転した第2のク

ロックの運移タイミングで前配第1の保持回路の出力データを保持する第2の保持回路と、前配第1の保持回路の出力データと前配入力データとの位相を比較する第1の比較手段と、前配第1の保持回路の出力データと前配第2の保持回路の出力データと前配第2の保持回路の出力データとの位相を比較する第2の比較手段とを含み、前配第1の比較手段及び前配第2の比較手段における比較結果を位相比較結果として導出するようにしたことを特徴とする。

【0021】本発明による位相同期ループ回路は、上記位相比較回路と、この位相比較回路の位相比較結果に応 10 にて発振用被数を変化せしめる発振手段とを含み、前記発振手段の発振出力に同期したクロックを前記第1のクロックとして前記位相比較手段に帰還するようにしたことを特徴とする。

【0022】本発明によるシリアルーパラレル変換回路 は、シリアル入力データに同期したデータクロックの線 返し周波数の略1/2の繰返し周波数を有する第1のク ロックの遷移タイミングで前記入力データを一時保持す る第1の保持回路と、前記第1のクロックを反転した第 2のクロックの遷移タイミングで前記第1の保持回路の 20 出力データを保持する第2の保持回路と、前配第2のク ロックの遷移タイミングで前配入力データを保持する第 3の保持回路とを含むN個(Nは正の整数、以下同じ) のデータ保持回路と、前記N個のデータ保持回路のうち の少なくとも1つに設けられ、前配第1の保持回路の出 カデータと前配入力データとの位相を比較する第1の比 較手段と、前配第1の保持回路の出力データと前配第2 の保持回路の出力データとの位相を比較する第2の比較 手段とを含む比較回路と、前配第1のクロックを、前記 N個のデータ保持回路に対して等間隔の位相差で与える so ·クロック制御回路と、を含み、前記N個のデータ保持回 路の第2及び第3の保持回路の出力データをパラレルデ ータとして導出し、前配比較回路の前配第1の比較手段 及び前記第2の比較手段における比較結果を位相比較結 果として導出するようにしたことを特徴とする。

【0023】要するに、入力データに同期したデータクロックの繰返し周波数の略1/2の繰返し周波数を有するクロックの遷移タイミングで入力データを一時保持する第1の保持回路と、そのクロックを反転したクロックの遷移タイミングで第1の保持回路の出力データを保持する第2の保持回路とを設け、第1の保持回路の出力データと入力データ、第1及び第2の保持回路の出力データ、の位相を失々比較しその比較結果を出力することによって、入力される一方の信号が関欠的なパルス信号のNR2信号の周波数がNR2信号の周波数の1/2である場合においても、2つの信号の何在を比較することができるのである。
【0024】そして、この位相比較回路を用いてPLLを構成でき、またシリアルーパラレル変換回路を構成することができるのである。

[0025]

【発明の実施の形態】次に、本発明の実施の一形態について図面を参照して説明する。

【0026】図2は本実施形態による位相比較回路の構成を示すプロック図である。同図において、本実施形態による位相比較回路は、立下り遷移点検出回路21と、位相差判定回路22とを含んで構成されており、進相信号及び選相信号を送出するものである。

【0027】かかる位相比較回路のより詳細な構成が図 1に示されている。同図において、図8と同等部分は同 一符号により示されており、その部分の詳細な説明は省 略する。

【0028】図1において、2つのF/F1及びF/F2と、EXOR4と、論理積ゲート(AND)6とが図2に示されている立下り遷移点検出回路21に対応する。また、EXOR3と、インパータ(INV)5と、AND7及びAND8とが図2に示されている位相差判定回路22に対応する。

【0029】すなわち、立下り遷移点検出回路21は、外部入力信号である入力データ60を内部信号であるVCOクロックCLKでラッチして取込むF/F1と、このF/F1の出力aをVCOクロックCLKを極性反転したクロックCLK、で取込むことによって1/2クロック分遅延させるF/F2と、入力データ60とF/F1の出力aとの排他的論理和をとるEXOR3と、F/F1の出力aとF/F2の出力bとの排他的論理和をとるEXOR4とを含んで構成されている。なお、F/F1及びF/F2は、共に、周知のD型フリップフロップを利用して構成するものとする。

ID 【0030】また、位相差判定回路22は、EXOR3の出力を極性反転した否定出力を発生するインパータ (INV) 5と、F/F2の出力とEXOR4の出力との論理積をとるAND6と、EXOR3の出力とAND6の出力との論理積をとることにより進相信号70を出力するAND7と、INV5の出力とAND6の出力との論理積をとることにより遅相信号80を出力するAND8とを含んで構成されている。

【0031】かかる構成において、F/F1は、そのデーク入力端子に入力データであるNRZデータを入力し、クロック入力端子にVCOクロックCLKを入力する。そしてF/F1は、NRZデータをVCOクロックCLKに同期させたデータである出力aを、出力端子から送出する。

【0032】本例においては、VCOクロックCLKの 繰返し周波数はNR2データのクロック情報による繰返 し周波数のほぼ1/2であるものとする。このため、出 カaはNR2データとはならず、VCOクロックの立上 り時にF/F1に入力されるNR2データがVCOクロック ックCLKに同期した信号として出力される。

60 【0033】F/F2は、そのデータ入力端子にF/F

1の出力 a を入力し、クロック入力端子にVCOクロッ クCLKを極性反転したクロックCLK~を入力する。 そしてF/F2は、F/F1の出力aをVCOクロック CLKの1/2クロック分遅延させたデータである出力 b を、出力囃子から送出する。この出力 b は、クロック に同期したデータDとして外部に出力される。

【0034】EXOR3は、入力されるNR2データと F/F1の出力aとの排他的論理和をとり出力cを送出 する。これにより、出力cには入力されるNR2データ とVCOクロックCLKとの位相誤差の情報が含まれる 10 こととなる。

【0035】EXOR4はF/F1の出力aとF/F2 の出力bとの排他的論理和をとり、出力eを送出する。 出力eはVCOクロックに両期したF/F1の出力aの 逐移点を示す信号となる。

【0036】AND6は、EXOR4の出力eとF/F 2の出力 b との論理積をとっており、出力 f を送出す る。これにより、出力fにはF/F1の出力aの"1" から"0"への立下り遷移点のみを示す個分となる。

【0037】AND7は、AND6の出力fとEXOR 20 3の出力 c との踰理機をとっており、連程信号 7 0 を出 力する。これは入力データとVCOクロックとの位相餌 差の情報を含むF/F1の出力 a の中で、位相誤差部分 だけを取り出すことができるようにしているのである。

【0038】AND8は、AND6の出力fとEXOR 3の出力 c を極性反転する I N V 5 の出力 d との論理積 をとっており、遅相信号80を出力する。

【0039】ここで、本発明の位相比較回路の動作につ いて図3のタイミングチャートを参照して説明する。同 図には、図1中の主要信号が示されている。

【0040】例えば図3中の符号をによって示されてい るような、F/F1の出力 a が連続して"1"となる領 域に着目する。かかる領域等では、符号hによって示さ れているように、EXOR3の出力にに位相観差以外の 入力データ成分が現れてしまう。出力cにおいて位相誤 楚を含んでいるのは、符号 i によって示されているよう なF/F1の出力 a が "1" から"0" へ変化する選移 点だけである。

【0041】そこで、本例では、その位相誤逆のみを抽 出するようにEXOR 4及びAND 6を用いて作成され の る出力!を用いることによって、出力。に含まれる位相 誤差だけを抽出しているのである。なお、AND 6の出 カfとBXOR3の出力cを極性反転するINV5の出 力dとの論理積を、AND8においてとっており、AN D8から遅相信号80が出力される。

【0042】ところで、同図中の①の掛合や②の扱合 は、進相信号70のパルス幅と週相信号80のパルス幅 とが異なる。このため、クロックにジッタが生じた場合 には、データを正しく取込める可能性が低い。

のパルス幅と遅相信号80のパルス幅とが等しい。この ため、クロックにジッタが生じた場合でも、データを正 しく取込める可能性が高い。すなわち、進相信号70と 遅相信号80とが同一パルス幅となるときは、位相比較 回路に入力される2つの信号の同期がとれており、VC OクロックはNR 2データの中心で遷移することにな る。よって、VCOから発生されるクロックによってN RZ信号を確実に識別することができるのである。

【0044】以上のように、本回路では、入力される一 方の信号が間欠的なパルス信号のNR2信号であり、か つ、他方のクロック信号の周波数がNR2信号の周波数 の1/2である場合においても、2つの信号の位相を比 **数することができるのである。よって、本位相比較回路** を用いてPLLを構成すれば、入力されるデータに確実 に同期しているクロックを得ることができるのである。

【0045】ここで、本回路のより具体的な利用例につ いて脱明する。図4は、図1に示されている位相比較回 路を利用したシリアルーパラレル変換回路の具体的な構 成例を示すプロック図であり、図1と同等部分は同一符 **身により示されている。同図には、シリアルデータを2** ビットのパラレルデータに変換する変換回路が示されて いる。

【0046】同図に示されているように、本回路は、F **/FI-1、F/F2-1及びF/F1-2からなるデ** ータ保持回路と、クロックCIKIをアプド1-1に、 クロックCLK1の反転クロックであるクロックCLK 1 ´をF/F2-1に、クロックCLK2をF/F1-2に、夫々与えるクロック発生器40とを含んで構成さ れている。なお、F/F1-1及びF/F2-1並びに m ド/ド1-2は、全て周知のD型フリップフロップを利 用して構成するものとする。

【0047】ここで、クロック発生器40から出力され るクロックCLK1とクロックCLK2とは、位相差が 互いに1/2周期ずれているものとする。 つまり、クロ ックCLK1とクロックCLK2とは、互いに等しい位 相差を有していることになる。なお、クロックCLK2 は、クロックCLK1~と実質的に同一の信号であるの で、クロックCLK2の代わりにクロックCLK1~を F/F1-2に入力しても良い。

【0048】第1の保持回路内のF/F2-1の出力は データD1として、第2の保持回路内のF/F1・2の 出力はデータD2として、同一タイミングで夫々出力さ れる。これらデータD1及びD2は、パラレルデータを 構成することになる。

【0049】ところで、本回路は、入力データ60とF /F1-1の出力aとの排他的論理和をとるEXOR3 と、F/F1―1の出力 a とF/F2―1の出力 b との 排他的論型和をとるEXOR4と、EXOR3の出力を 極性反転した否定出力を発生するINV5と、F/F2 【0043】一方、同図中の③の場合は、進相信号70 g 一1の出力とEXOR4の出力との論理積をとるAND

10

6と、EXOR3の出力とAND6の出力との論理機を とることにより連相信号70を出力するAND7と、I NV5の出力とAND6の出力との論理積をとることに より連相信号80を出力するAND8とを含んで構成さ れている。

【0050】要するに本回路は、F/F1-1及びF/F2-1並びにF/F2-2からなるデータ保持回路を含んで構成され、F/F1-1及びF/F2-1には上述した各ゲート3~8が付加されることによって位相比較回路が構成されているのである。そして、その位相比較 放路果は、データD1及びD2と共に、外部に出力されるのである。

【0051】このように、本例のシリアル―パラレル変 挽回路は、入力されるシリアルプータをデータD1及び D2からなる2ビットのパラレルデータに変換すること ができるのである。

【0062】図5は、図1に示されている位相比較回路を利用したシリアルーパラレル変換回路の他の構成例を示すプロック図であり、図1及び図4と同等部分は同一符号により示されている。同図には、シリアルデータを204ビットのパフレルデータに変換する変換回路が示されている。

【0053】同図に示されているように、本回路は、F /F1-1及びF/F2-1並びにF/F1-2からなる第1のデータ保持回路と、F/F1-3及びF/F2 -3並びにF/F1-4からなる第2のデータ保持回路とを含んで構成されている。なお、図中のF/Fは、全 て周知のD型フリップフロップを利用して構成するものとする。

【0054】 また、本回路は、クロックCLK1をF/ SD F1-1に、クロックCLK1の反転クロックであるクロックCLK1でF/F1-2に、クロックCLK2をF/F1-3に、クロックCLK2の反転クロックであるクロックCLK2でをF/F2-3及びF/F1-4に、 夫々与えるクロック発生器50を含んで構成されている。

【0055】ここで、クロック発生器50から出力されるクロックCLK1とクロックCLK2とは、位相が互いに1/4周期ずれているものとする。つまり、クロックCLK1、クロックCLK2、クロックCLK2では、互いに等しい位相差、すなわち1/4周期ずつの位相差を有していることになる。

【0056】第1のデータ保持回路内のF/F2-1の出力はデータD1として、第1のデータ保持回路内のF/F1-2の出力はデータD3として、第2のデータ保持回路内のF/F2-3の出力はデータD2として、第2のデータ保持回路内のF/F1-4の出力はデータD4として、夫々出力される。これらデータD1~D4は、パラレルデータを構成することになる。

【0057】ところで、図4の場合と同様に、本回路

も、EXOR 3及び4と、INV5と、AND6~8とを含んで構成されている。要するに本回路は、F/F1 - 1及びF/F2-1並びにF/F1-2からなる第1のデータ保持回路と、F/F1-3及びF/F2-3並びにF/F1-4からなる第2のデータ保持回路とを含んで構成され、F/F1-1及びF/F2-1には上述した各ゲート3~8が付加されることによって位相比較にある。そして、その位相比較結果は、データD1~D4と共に、外部に出力されるのである。このように、本例のシリアルーパラレル変換回路は、入力されるシリアルデータをデータD1~D4からなる4ビットのパラレルデータに変換することができるのである。

【0058】以下同様に、図4に示されているデータ保持回路をN個(Nは正の整数)設け、そのうちの1つデータ保持回路にのみ各ゲートを付加しておき互いに異なる位相でシリアルデータを順次取込んで保持すれば、簡単な構成でシリアルデータをパラレルデータに変換できるのである。

【0059】特に、N=8であればシリアルデータを1 6ビットのパラレルデータに変換でき、またN=16で あれば、シリアルデータを32ビットのパラレルデータ に変換できる。このように、MPU(Micro Pr ocessing Unit)のデータパスの幅である 16ビット又は32ビットのパラレルデータに変換すれ ば、本回路による変換後のパラレルデータをそのままM PUで取扱うことができるのである。

100601

【発明の効果】以上説明したように本発明は、位相比較回路に入力される一方の信号が間欠的なパルス信号のNR2信号であり、かつ、他方のクロック信号の周波数がNR2信号の周波数の1/2である場合においても、2つの信号の位相を比較することができるという効果がある。また、位相比較回路に入力される2つの信号の同期がとれているとき、すなわち進相信号と遅相信号とが同一パルス幅となるときは、VCOクロックはNRZデータの中心で遷移することとなり、必ずNRZ信号をVCOから発生されるクロックによって確実に識別することができるという効果がある。

」 【図面の簡単な説明】

【図1】本発明の実施の一形態による位相比較回路の詳細な構成を示すプロック図である。

【図2】本発明の実施の一形態による位相比較回路の構成を示すブロック図である。

【図3】図1の位相比較回路の動作を示すタイムチャートである。

【図4】図1の位相比較回路を利用したシリアルーパラレル交換回路の一構成例を示すプロック図である。

【図5】図1の位相比較回路を利用したシリアルーパラ 50 レル変換回路の他の構成例を示すプロック図である。 11

12

【図6】一般的な位相同期ループの構成を示すブロック 図である。

【図7】従来の位相比較回路の構成を示すブロック図である。

【図8】従来の位相比較回路のより詳細な構成を示すプロック図である。


【符号の説明】


1, 2, 1-1~1-4, 2-1, 2-3 フリップフ ロップ

3, 4 EXOR


5 インパータ

6~8 AND








[図2]




[図3]









【图7】

